電子技術(shù)基礎(chǔ)面試題

　　《電子技術(shù)基礎(chǔ)》可作為應(yīng)用型本科院校和高等職業(yè)院校的機(jī)電類、自動(dòng)化類、計(jì)算機(jī)類、汽車類、電氣類、電子類等專業(yè)的教材，也可供工程技術(shù)人員或自學(xué)者參考。下面是小編為大家提供的關(guān)于電子技術(shù)基礎(chǔ)的面試題，內(nèi)容如下：

　　1. 硬件工程師的主要職責(zé)是什么?

　　數(shù)字電路和模擬電路的區(qū)別。在硬件設(shè)計(jì)是應(yīng)該注意什么?

　　2. 總線是什么概念? 什么原理? 常用的總線有哪些?

　　各種存儲(chǔ)器的詳細(xì)性能介紹、設(shè)計(jì)要點(diǎn)及選型.

　　描述反饋電路的概念，列舉他們的應(yīng)用。

　　反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。

　　反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。

　　負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。

　　電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。

　　電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。

　　3、有源濾波器和無(wú)源濾波器的區(qū)別

　　無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成

　　有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。

　　集成運(yùn)放的開(kāi)環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。

　　同步電路和異步電路的區(qū)別是什么?

　　同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。

　　異步電路：電路沒(méi)有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。

　　什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求?

　　將兩個(gè)門電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。

　　在硬件上，要用OC門來(lái)實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。

　　由于不用OC門可能使灌電流過(guò)大，而燒壞邏輯門。

　　上拉電阻阻值的選擇原則包括:

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

　　2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

　　3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮

　　以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理

　　//OC門電路必須加上拉電阻，以提高輸出的搞電平值。

　　OC門電路要輸出“1”時(shí)才需要加上拉電阻 不加根本就沒(méi)有高電平

　　在有時(shí)我們用OC門作驅(qū)動(dòng)(例如 控制一個(gè) LED)灌電流工作時(shí)就可以不加上拉電阻

　　OC門可以實(shí)現(xiàn)“線與”運(yùn)算

　　OC門就是 集電極 開(kāi)路 輸出

　　總之加上拉電阻能夠提高驅(qū)動(dòng)能力。

　　如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)?

　　亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。

　　解決方法：

　　1 降低系統(tǒng)時(shí)鐘頻率

　　2 用反應(yīng)更快的FF

　　3 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播

　　4 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào)

　　關(guān)鍵是器件使用比較好的工藝和時(shí)鐘周期的裕量要大。亞穩(wěn)態(tài)寄存用d只是一個(gè)辦法，有時(shí)候通過(guò)not，buf等都能達(dá)到信號(hào)過(guò)濾的效果

　　3. Nor Flash 和 Nand Flash的區(qū)別是什么?

　　4. SDRAM/SRAM/SSRAM區(qū)別是什么? SDRAM、DDR ;SDRAM(125/133MHz)的PCB設(shè)計(jì)經(jīng)驗(yàn)與精華;

　　SRAM：靜態(tài)RAM

　　DRAM：動(dòng)態(tài)RAM

　　SSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器。它的一種類型的SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。

　　SDRAM：Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器

　　如何在總體設(shè)計(jì)階段避免出現(xiàn)致命性錯(cuò)誤?

　　晶振與時(shí)鐘系統(tǒng)原理設(shè)計(jì)經(jīng)驗(yàn)與精華;

　　高速CPU和低速CPU的設(shè)計(jì)有什么其別?

　　PCB設(shè)計(jì)中生產(chǎn)、加工工藝的相關(guān)要求

　　高速PCB設(shè)計(jì)中的傳輸線問(wèn)題

　　PCB步線的拓?fù)浣Y(jié)構(gòu)極其重要性

[電子技術(shù)基礎(chǔ)面試題]相關(guān)文章：

1.雅虎技術(shù)基礎(chǔ)筆試題（50題）

2.電信面試題

3.android面試題

4.蘋果面試題

5.趣味面試題

6.會(huì)計(jì)面試題

7..net面試題

8.Eclipse面試題

9.Facebook的面試題

10.Cisco的面試題

【電子技術(shù)基礎(chǔ)面試題】相關(guān)文章：

電子技術(shù)基礎(chǔ)知識(shí)集錦06-18

電子技術(shù)基礎(chǔ)知識(shí)大全06-02

電子技術(shù)基礎(chǔ)知識(shí)練習(xí)題與答案06-20

Microsoft面試題09-04

iOS面試題07-10

公司面試題09-12

hibernate面試題10-18

英語(yǔ)面試題精選06-13

小升初面試題06-10

PHP面試題10-14