午夜精品福利视频,亚洲激情专区,免费看a网站,aa毛片,亚洲色图激情小说,亚洲一级毛片,免费一级毛片一级毛片aa

常見的電路筆試題目

時間:2018-12-31 12:00:00 資料大全 我要投稿

常見的電路筆試題目

  模擬電路

常見的電路筆試題目

  1、基爾霍夫定理的內(nèi)容是什么?(仕蘭微電子)

  2、平板電容公式(C=εS/4πkd),

常見的電路筆試題目

。(未知)

  3、最基本的如三極管曲線特性。(未知)

  4、描述反饋電路的概念,列舉他們的應(yīng)用。(仕蘭微電子)

  5、負反饋種類(電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋);負反饋的優(yōu)點(降低放大器的增益靈敏度,改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真,有效地擴展放大器的通頻帶,自動調(diào)節(jié)作用)(未知)

  6、放大電路的頻率補償?shù)哪康氖鞘裁,有哪些方?(仕蘭微電子)

  7、頻率響應(yīng),如:怎么才算是穩(wěn)定的,如何改變頻響曲線的幾個方法。(未知)

  8、給出一個查分運放,如何相位補償,并畫補償后的波特圖。(凹凸)

  9、基本放大電路種類(電壓放大器,電流放大器,互導(dǎo)放大器和互阻放大器),優(yōu)缺點,特別是廣泛采用差分結(jié)構(gòu)的原因。(未知)

  10、給出一差分電路,告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知)

  11、畫差放的兩個輸入管。(凹凸)

  12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。(仕蘭微電子)

  13、用運算放大器組成一個10倍的放大器。(未知)

  14、給出一個簡單電路,讓你分析輸出電壓的特性(就是個積分電路),并求輸出端某點的 rise/fall時間。(Infineon筆試試題)

  15、電阻R和電容C串聯(lián),輸入電壓為R和C之間的電壓,輸出電壓分別為C上電壓和R上電壓,要求繪制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當(dāng)RC<

  16、有源濾波器和無源濾波器的原理及區(qū)別?(新太硬件)

  17、有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過低通、帶通、高通濾波器后的信號表示方式。(未知)

  18、選擇電阻時要考慮什么?(東信筆試題)

  19、在CMOS電路中,要有一個單管作為開關(guān)管精確傳遞模擬低電平,這個單管你會用P管還是N管,為什么?(仕蘭微電子)

  20、給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題)

  21、電壓源、電流源是集成電路中經(jīng)常用到的模塊,請畫出你知道的線路結(jié)構(gòu),簡單描述其優(yōu)缺點。(仕蘭微電子)

  22、畫電流偏置的`產(chǎn)生電路,并解釋。(凹凸)

  23、史密斯特電路,求回差電壓。(華為面試題)

  24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機的,12分之一周期....)(華為面試題)

  25、LC正弦波振蕩器有哪幾種三點式振蕩電路,分別畫出其原理圖。(仕蘭微電子)

  26、VCO是什么,什么參數(shù)(壓控振蕩器?) (華為面試題)

  27、鎖相環(huán)有哪幾部分組成?(仕蘭微電子)

  28、鎖相環(huán)電路組成,振蕩器(比如用D觸發(fā)器如何搭)。(未知)

  29、求鎖相環(huán)的輸出頻率,給了一個鎖相環(huán)的結(jié)構(gòu)圖。(未知)

  30、如果公司做高頻電子的,可能還要RF知識,調(diào)頻,鑒頻鑒相之類,不一一列舉。(未知)

  31、一電源和一段傳輸線相連(長度為L,傳輸時間為T),畫出終端處波形,考慮傳輸線無損耗。給出電源電壓波形圖,要求繪制終端波形圖。(未知)

  32、微波電路的匹配電阻。(未知)

  33、DAC和ADC的實現(xiàn)各有哪些方法?(仕蘭微電子)

  34、A/D電路組成、工作原理。(未知)

  35、實際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗,穩(wěn)定,高速如何做到,調(diào)運放,布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問,肯定會問得很細(所以別把什么都寫上,精通之類的詞也別用太多了),這個東西各個人就不一樣了,不好說什么了。(未知)

  _______________________________________________________________________

  數(shù)字電路

  1、同步電路和異步電路的區(qū)別是什么?(仕蘭微電子)

  2、什么是同步邏輯和異步邏輯?(漢王筆試)同步邏輯是時鐘之間有固定的因果關(guān)系,

資料共享平臺

常見的電路筆試題目》(http://www.stanzs.com)。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。

  3、什么是"線與"邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?(漢王筆試)

  線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上,要用oc門來實現(xiàn),由于不用oc門可能使灌電流過大,而燒壞邏輯門。同時在輸出端口應(yīng)加一個上拉電阻。

  4、什么是Setup 和Holdup時間?(漢王筆試)

  5、setup和holdup時間,區(qū)別.(南山之橋)

  6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。(未知)

  7、解釋setup和hold time violation,畫圖說明,并說明解決辦法。(威盛VIA2003.11.06 上海筆試試題)Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿(如上升沿有效)T時間到達芯片,這個T就是建立時間-Setup time.如不滿足setup time,這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器,只有在下一個時鐘上升沿,數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后,數(shù)據(jù)穩(wěn)定不變的時間。如果hold time不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時間(Setup Time)和保持時間(Hold time)。建立時間是指在時鐘邊沿前,數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果不滿足建立和保持時間的話,那么DFF將不能正確地采樣到數(shù)據(jù),將會出現(xiàn)metastability的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間,那么超過量就分別被稱為建立時間裕量和保持時間裕量。

  8、說說對數(shù)字邏輯中的競爭和冒險的理解,并舉例說明競爭和冒險怎樣消除。(仕蘭微電子)

  9、什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?(漢王筆試)在組合邏輯中,由于門的輸入信號通路中經(jīng)過了不同的延時,導(dǎo)致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法:一是添加布爾式的消去項,二是在芯片外部加電容。

  10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試)常用邏輯電平:12V,5V,3.3V;TTL和CMOS不可以直接互連,由于TTL是在0.3-3.6V之間,而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

  11、如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當(dāng)一個觸發(fā)器進入亞穩(wěn)態(tài)時,既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間,觸發(fā)器輸出一些中間級電平,或者可能處于振蕩狀態(tài),并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

  12、IC設(shè)計中同步復(fù)位與 異步復(fù)位的區(qū)別。(南山之橋)

  13、MOORE 與 MEELEY狀態(tài)機的特征。(南山之橋)

  14、多時域設(shè)計中,如何處理信號跨時域。(南山之橋)

  15、給了reg的setup,hold時間,求中間組合邏輯的delay范圍。(飛利浦-大唐筆試)Delay < period - setup – hold

  16、時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max,最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問,觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。(華為)

  17、給出某個一般時序電路的圖,有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素,同時給出表達式。(威盛VIA 2003.11.06 上海筆試試題)

  18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。(威盛VIA 2003.11.06 上海筆試試題)

  19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。(威盛VIA2003.11.06 上海筆試試題)

  20、給出一個門級的圖,又給了各個門的傳輸延時,問關(guān)鍵路徑是什么,還問給出輸入,使得輸出依賴于關(guān)鍵路徑。(未知)

  

【常見的電路筆試題目】相關(guān)文章:

1.常見的數(shù)字電路筆試題目

2.電路筆試題目大全

3.數(shù)字電路筆試題目

4.模擬電路類筆試題目

5.常見的電路類筆試試題

6.奇虎筆試最常見的題目

7.網(wǎng)上常見的筆試題目

8.最全數(shù)字電路筆試題目